了解三态逻辑 这个是重点！

关键词: 三态逻辑，TRIS，三态缓冲器

问：三态逻辑输入/输出

在数字电子技术中，三态逻辑（TRIS）允许输入或输出假设为1、0或 高阻抗状态 （开路）。

三态输入 可以检测引脚是否为逻辑1、0或未连接（开路）。

三态输出 允许多个电路共享相同的输出线。如果有多个设备与另一个设备电连接，则通常会将输出置于Hi-Z态以防止短路，例如当一个设备输出高电平（逻辑1）而另一个设备输出低电平（逻辑0）时。

当输出为三态（处于Hi-Z状态）时，它们对电路其余部分的影响将被消除，如果没有其他电路元件能够决定其状态，则电路节点将为“浮动”状态。电路设计人员通常会使用 上拉 或 下拉电阻 （通常在1-100kΩ范围内）来影响当输出为三态时的电路。

*三态逻辑还可以减少驱动一组LED所需的电线数量（三态多路复用或查理复用）。

共四种不同类型的三态缓冲器，一组是通过“高电平有效”控制信号启用或禁用输出，从而产生逆向或非逆向输出，另一组是通过“低电平有效”控制信号来控制缓冲器输出，从而产生逆向或非逆向输出，如下所示。

更多电子相关技术内容, 请参考下面帖子

• 设计一个 LED 亮度提高且一致的多路二进制时钟 
• 设计二进制时钟: 理解多路复用约束 
• 如何配置正交编码器 Modicon PLC 
• 具有线性反馈移位寄存器 (LFSR) 的伪随机数发生器 (Verilog) 
• 如何在 8051 单片机上编程一个阻塞延迟函数？ 

******

如有任何问题，欢迎联系得捷电子DigiKey客服团队。

中国(人民币)客服
－ 400-920-1199
－ service.sh@digikey.com
－ QQ在线实时咨询 |QQ号：4009201199

中国(美金)／ 香港客服
－ 400-882-4440
－ 8523104-0500
－ china.support@digikey.com